一、何为EAS？
规格书中的重要参数EAS(又称UIS)，是Energy during avalanche for single pulse的缩写，中文译为单脉冲雪崩击穿能量。
EAS指的是MOSFET器件在串联感性负载时，遭遇单次脉冲（开关的突然关断会产生感应电压，形成浪涌冲击）状态下，所能承受的[敏感词]能量冲击，其是衡量器件在感性负载下承受反向击穿雪崩能量的能力的参数，单位是焦耳（J）。
EAS的值越大，器件的耐浪涌能力越强。
二、EAS详解
虽然MOSFET在发生雪崩击穿后可以恢复，但是雪崩状态不能一直持续，因为这个过程中会产生大量的热量，如果热量堆积，器件就会因为高温损坏，这个时候，就需要一个能很好衡量器件消散雪崩能量能力的强弱的参数，以作为测量指标。
衡量器件雪崩能力的指标一般有EAS(单次承受的[敏感词]雪崩能量)和EAR，后者与测试条件关联性更强，所以较少用到。
三、测试方法
EAS测试电路，依据电路中电感放电回路电源是否提供电压，从而分为有两种，[敏感词]先说[敏感词]种电路A：
如图，L为电感负载(模拟实际应用中存在的感性反馈)，VDD为电源电压，DUT为待测器件，RG为栅极电阻参数。
在电路开始工作之前，待测器件DUT处于关断状态，电感中没有存储能量。
回路开始工作，在0时刻时，给待测器件DUT加一定的脉冲，脉冲宽度为t1，使器件导通，回路同时导通，此时电源电压VDD对负载电感L充电，其电流变化率为：
在t1时刻，电感L上的电流达到[敏感词]值Ipeak，存储的能量也达到[敏感词]，为：
可以看出，电感储能与以下三个因素密切相关：电感值 LLL、电源电压 VDDV_{DD}VDD、以及脉冲宽度 t1t_1t1。
当脉冲持续到 t1t_1t1 时刻，栅极电压突然降为 0，DUT（被测器件）和开关管同时关断。此时，电感中原本处于稳态的自旋电子由于电流中断而进入非稳态状态，自旋磁矩发生变化。
由于电感具有线圈结构，其电子轨道磁矩在电流断开瞬间突然消失，因此自旋磁矩发生突变，进而释放磁场。这一变化激发了磁阻效应，导致电子开始反向移动，试图尽快恢复到新的稳态。
此时，电感开始反向放电，表现出其储能效应。MOSFET 在此阶段相当于一个大电阻，电感释放能量的速度非常快，电流变化剧烈。
为了释放电感中储存的能量，电感会产生一个感生电压 VBV_BVB，该电压可能高于 MOSFET 的额定雪崩击穿电压（BVDSBV_{DS}BVDS）——通常为其 1.3 倍。这是因为器件在 EAS（单脉冲雪崩能量）测试过程中会吸收能量并发热，导致结温升高，而雪崩击穿电压具有正温度系数。
终，这个较高的感生电压可能触发 MOSFET 的体二极管发生雪崩击穿，以实现对电感能量的释放。
我们可以得到：
如果MOSFET能够承受这次雪崩能量而不发生损坏，经过一定时间后，电感中的能量将全部释放完毕，电路中的电流也会降至零。此时，通过对MOSFET的电压和电流进行积分计算，得到的数值就是本次MOSFET所承受的EAS能量，这个能量正好等于电感中储存的能量。
下来再看另一种测试电路B：
在这种测试电路中，此时电感电压不再单纯是MOSFET感生电压VB，而是VB-VDD，didt和电流下降时间t2都要发生变化，EAS计算公式为：
从测量结果来看，电路 B 的 EAS 测量值高于电感本身的储能数值，这是由于该测量模型将电源电压 VDD 的能量贡献纳入了计算体系。
就电路拓扑与计算逻辑而言，电路 A 虽因架构设计相对复杂，但在 EAS 计算上更为简便 —— 其能量模型仅需考量电感储存的能量；而电路 B 尽管拓扑结构更为简洁，在 EAS 计算过程中反而更为繁琐：一方面需要实时监测 VB 电压信号，且该电压的实际波形呈现非理想的波动状态，与理论示意图中的平滑曲线存在差异；另一方面，由于 VDD 始终接入能量释放回路，当器件发生短路失效时，回路电流将急剧攀升至危险阈值，因此必须配置过流保护装置以规避电源短路风险。
通过上述分析可知，电感储能大小受电感量 L、电源电压 VDD 及脉冲宽度 t1 三个参数影响。在工程实践中，若需提升储能能量，通常采用固定 VDD 和 L 的方式，通过延长脉冲宽度来实现能量递增（因增加电感量涉及磁芯选型和绕组设计等复杂工艺），直至器件刚好保持正常工作状态时的能量值即为 EAS。
针对不同器件的 EAS 横向对比，必须建立统一的测量基准（通常以电感量 L 为统一标准）。这是因为能量释放速率（即电流下降速率 di/dt）会随电感量变化而改变：电感量越大，雪崩电流峰值与 di/dt 越小，能量释放周期延长，器件散热时间增加，进而导致 EAS 测量值偏大。若缺乏统一电感标准，将使不同器件的能量释放动力学特性产生差异，影响测试数据的可比性。
四、失效原因
在 EAS 测试中，MOS 器件失效的核心机制是热击穿失效（即结温达到本征温度阈值）。从失效诱因来看，首要因素可能源于封装结构的散热性能不足；当排除封装失效因素后，失效机制可聚焦于器件本体，从物理层面可划分为两类：电流丝击穿失效与寄生双极晶体管（BJT）导通引发的失效。
正常工况下的 EAS 过程中，由于雪崩电流的热致效应与击穿电压（BV）的正温度系数特性，雪崩电流会在不同晶体管单元间动态转移，终在局部区域达到临界值，当电流丝的动态转移机制失效时，即会引发局部热击穿。若器件存在结构缺陷（如单元结构异常、终端区击穿电压偏低等），会导致雪崩电流在缺陷部位异常集中，进而使 EAS 测试值低于正常水平。
该失效模式的核心在于电流均匀性控制。所有晶体管本质上可视为可变电阻元件，电流倾向于流向电阻较低的路径，因此需优化雪崩电流路径的耐压特性，这涉及雪崩状态下的电场分布调控。当雪崩电流密度达到较高水平时，电荷载流子的迁移浓度可与衬底掺杂浓度相当，进而改变衬底有效掺杂浓度，终影响耗尽区电场分布与电流密度分布。
MOSFET 的物理结构天然包含由 N + 源区、P-base 体区、N - 漂移区构成的寄生 NPN 型双极晶体管（分别对应 BJT 的发射极、基极、集电极）。尽管可通过欧姆接触短接 P-base 区与源极来抑制寄生 BJT 的影响，但受限于工艺结构，该寄生效应无法完全消除。
在雪崩击穿状态，反向饱和电流被雪崩效应放大M倍，电子流向漏极，空穴流向源极，如图所示：
在 N + 源区下方的空穴传输存在两种路径选择：其一是经 P-base 区从源极导出，其二是通过 N + 区域由源极流出。空穴的具体流向由两条路径的电阻值决定 —— 当空穴电势低于 P-base 区与 N + 区形成的 PN 结正向导通阈值电压（即 <0.7V）时，空穴将全部沿 P-base 区流出源极，此时寄生 BJT 处于截止状态，器件击穿电压维持为发射极开路时的基极 - 集电极击穿电压 BVCBO；而当空穴电势足以使 PN 结正向导通（即> 0.7V）时，N + 区内的电子会注入 P-base 区，该电流被雪崩效应放大 M 倍，进而触发寄生 BJT 导通。此时器件击穿电压转变为基极开路时的发射极 - 集电极击穿电压 BVCEO，由于电流进入正反馈放大状态，器件会迅速发生热失效。
所以说为了抑制寄生BJT开启提高EAS，关键在于降低雪崩电流（空穴电流）到接触孔这条路径上的电阻值，[敏感词]举一些例子：
a. 减少N+区域面积;
b. 增加P-base掺杂浓度，注入重掺杂的P+区域;
c. 优化P-base和金属的接触电阻
五、结论
实际应用中，EAS主要描述单次雪崩的能量。
然而，器件手册中另有一个参数 EAR，即可重复雪崩击穿能量，其限定值通常远小于EAS，且对芯片性能的影响较小。
因此，在设计中应尽量避免大能量EAS的发生，以保护器件的长期可靠性。
EAS作为评估MOSFET器件雪崩能量耐受性的关键指标，不仅为设计人员提供了器件性能的量化参考，也在实际应用中帮助规避潜在的过压损害。
台奕半导体有限公司专注于消费电子、新能源、智能制造工业等市场，为客户提供高品质、高可靠性的功率半导体产品。
产品类别包含电源管理模拟集成电路芯片、功率分立器件和SiC等新材器件，为客户提供完整功率解决方案。
